• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Le procédé de gestion d'accès à un bus (7a, 7b) partagé par des interfaces (5a, 5b), comprendun déclenchement, lorsque l'accès audit bus est accordé à une des interfaces (5a, 5b), d'un comptage ayant une durée minimale de comptage (DM1, DM2), etune libération de l'accès accordé à l'une des interfaces (5a, 5b)) et une création d'un point d'arbitrage (PA) à l'issue de la durée minimale (DM1, DM2) si au moins une demande d'accès audit bus (7a, 7b) émanant d'au moins une autre des interfaces (5a, 5b) est reçue pendant la durée minimale de comptage (DM1, DM2).
    公开号:EP3709178A1
    申请号:EP20161159.7
    申请日:2020-03-05
    公开日:2020-09-16
    发明作者:Olivier Ferrand；Daniel Olson；Anis BEN SAID；Emmanuel Ardichvili
    申请人:STMicroelectronics SA；STMicroelectronics Rousset SAS；
    IPC主号:G06F13-00
    专利说明:
    [0001] Des modes de mise en œuvre et de réalisation de l'invention concernent les dispositifs électroniques, plus particulièrement les dispositifs électroniques destinés à gérer l'accès à un bus partagé par des interfaces.
    [0002] D'une façon générale, lorsqu'un bus tel qu'un bus de données, est libre, ce bus est configuré pour autoriser l'accès audit bus à une interface qui a effectué une demande d'accès reçue en premier par le bus.
    [0003] Une fois que l'accès audit bus est accordé, une ou des demandes d'accès ultérieures émanant d'au moins une autre interface sont suspendues ou refusées, jusqu'à la fin d'occupation de l'accès audit bus accordé à ladite interface.
    [0004] Dans certains cas, le bus peut être occupé de façon quasi-permanente, voire en toute mauvaise foi, si la durée d'occupation de l'accès accordé à ladite interface est trop longue, ce qui est souvent problématique pour des applications temps réel, par exemple des applications d'affichages d'image en temps réel.
    [0005] Il existe une solution classique qui limite la durée d'occupation de l'accès et fait libérer périodiquement l'accès accordé à l'interface pour créer des points d'arbitrage permettant de déterminer une autre interface à laquelle l'accès au bus sera accordé si d'autres demandes d'accès sont reçues au préalable desdits points d'arbitrage.
    [0006] Cependant, selon cette solution classique, ladite interface information est obligée de libérer l'accès accordé même s'il n'y a pas d'autre demande d'accès reçue, ce qui ralentit considérablement la vitesse de la transaction effectuée par l'interface.
    [0007] Une augmentation de la durée d'occupation de l'accès diminue proportionnellement le temps passé lors des phases d'arbitrage et augmente ainsi l'efficacité du bus. Mais cette stratégie génère un temps d'attente (« latency » en langue anglaise) plus important pour les autres interfaces, parfois rédhibitoire en regard de contraintes temps réel du système. C'est pourquoi les points d'arbitrage sont généralement fréquents, ce qui diminue fortement l'efficacité du bus.
    [0008] Ainsi, il existe un besoin de proposer une solution technique à faible complexité permettant d'augmenter l'efficacité d'un bus partagé par des interfaces tout en évitant d'éventuels problèmes pour des applications temps réel.
    [0009] Selon un aspect, il est proposé un procédé de gestion d'accès à un bus par des interfaces.
    [0010] Ce procédé comprendun déclenchement, lorsque l'accès audit bus est accordé à une des interfaces, d'un comptage ayant une durée minimale de comptage, et une libération de l'accès accordé à l'une des interfaces et une création d'un point d'arbitrage à l'issue de la durée minimale si au moins une demande d'accès audit bus émanant d'au moins une autre des interfaces est reçue pendant la durée minimale de comptage.
    [0011] En d'autres termes, une fois que l'accès à un bus est accordé à une interface, on ne peut avoir un point d'arbitrage pour accorder l'accès à une autre interface qu'à l'issue d'une durée minimale de comptage. Cette durée minimale de comptage est mise en place pour assurer une taille de transaction minimale de l'interface de façon à assurer une bonne efficacité du bus.
    [0012] De ce fait, pour ladite au moins une autre des interfaces qui demande l'accès au bus, il suffit d'attendre ladite durée minimale de comptage pour obtenir un point d'arbitrage, ce qui permet avantageusement d'éviter une occupation permanente de l'accès par une seule interface.
    [0013] Selon un mode de mise en œuvre, le procédé comprend en outre, au point d'arbitrage, un arbitrage d'accès à l'un dudit au moins un bus pour ladite au moins une autre des interfaces de façon à déterminer une interface autorisée, etune autorisation d'accès audit bus pour l'interface autorisée à la suite dudit arbitrage.
    [0014] Avantageusement, l'interface qui sera prochainement autorisée à accéder au bus est déterminée au point d'arbitrage créé à la suite de la durée minimale de comptage et on peut appliquer tous les mécanismes d'arbitrage classiques pour déterminer l'interface autorisée.
    [0015] Selon un autre mode de mise en œuvre, le procédé comprend en outre une libération de l'accès accordé à l'une des interfaces et une autorisation d'accès audit bus pour une autre interface à la suite d'une demande d'accès tardive audit bus émanant de cette autre interface si aucune demande d'accès n'est reçue pendant ladite durée minimale et si la demande d'accès tardive est reçue en premier à la suite de la durée minimale.
    [0016] Une demande d'accès est considérée comme tardive si elle se produit après l'expiration de la durée minimale de comptage.
    [0017] Une fois que la durée minimale de comptage est passée, l'interface qui occupe actuellement l'accès est prête à libérer l'accès de façon imminente à la suite de la réception de la prochaine demande d'accès.
    [0018] Selon un autre mode de mise en œuvre, le procédé comprend en outre une conservation de l'accès accordé à l'une des interfaces jusqu'à la fin d'occupation de l'accès si aucune demande d'accès audit bus n'est reçue avant la fin d'occupation.
    [0019] Avantageusement, l'interface qui occupe l'accès audit bus peut garder l'accès jusqu'à sa fin d'occupation si aucune demande d'accès n'est reçue pendant la durée d'occupation de l'accès, ce qui peut augmenter considérablement l'efficacité dudit bus.
    [0020] A titre d'exemple non limitatif, la durée minimale de comptage peut être configurable et correspondre à l'une des interfaces.
    [0021] Autrement dit, une durée minimale de comptage est dédiée à une interface correspondante et peut être configurée pour être supérieure à une durée exigée pour transmettre une commande et une ou des adresses associées sur ledit bus par ladite interface. Ladite durée exigée n'inclut par contre pas de transmissions d'éventuelles données.
    [0022] Avantageusement, chaque interface peut avoir une durée minimale de comptage correspondante. Chaque durée minimale de comptage est configurable de façon à équilibrer de manière précise l'utilisation du bus.
    [0023] Les interfaces peuvent par exemple comporter des interfaces périphériques séries (« Serial Peripheral Interface » SPI : en langue anglaise).
    [0024] A titre indicatif mais non limitatif, les interfaces périphériques séries peuvent par exemple comporter au moins une interface périphérique série du type octal, communément connue de l'homme du métier sous l'acronyme anglo-saxon OctoSPI (« Octal Serial Peripheral Interface » en langue anglaise).
    [0025] Ledit bus peut par exemple être un bus de données d'entrée-sortie.
    [0026] Plus précisément, cela peut par exemple être un cas où plusieurs interfaces périphériques partagent un unique bus de données d'entrée-sortie.
    [0027] Selon un autre aspect, il est proposé un dispositif électronique comprenant des interfaces chacune comportant un compteur, un bus partagé par les interfaces, et des moyens de commande.
    [0028] Les moyens de commande sont configurés pourdéclencher, lorsque l'accès audit bus est accordé à une des interfaces, un comptage du compteur de l'une des interfaces ayant une durée minimale de comptage, etlibérer l'accès accordé à l'une des interfaces et créer un point d'arbitrage à l'issue de la durée minimale si au moins une demande d'accès audit bus émanant d'au moins une autre des interfaces est reçue pendant la durée minimale de comptage.
    [0029] Selon un autre mode de réalisation, les moyens de commande sont en outre configurés poureffectuer, audit point d'arbitrage, un arbitrage d'accès audit bus pour ladite au moins une autre des interfaces de façon à déterminer une interface autorisée, etautoriser l'accès audit bus pour l'interface autorisée à la suite dudit arbitrage.
    [0030] Selon un autre mode de réalisation, les moyens de commande sont en outre configurés pourlibérer l'accès accordé à l'une des interfaces et autoriser l'accès audit bus pour une autre interface à la suite d'une demande d'accès tardive audit bus émanant de cette autre interface si aucune demande d'accès n'est reçue pendant la durée minimale et si la demande d'accès tardive est reçue en premier à la suite de la durée minimale.
    [0031] Les moyens de commande peuvent par exemple être configurés pourmaintenir l'accès accordé à l'une des interfaces jusqu'à la fin d'occupation de l'accès si aucune demande d'accès audit bus n'est reçue avant la fin d'occupation.
    [0032] A titre indicatif mais non limitatif, la durée minimale de comptage peut par exemple être configurable et correspond à l'une des interfaces.
    [0033] Les interfaces peuvent par exemple comporter des interfaces périphériques séries.
    [0034] Les interfaces périphériques séries peuvent par exemple comporter au moins une interface périphérique série du type octal, (« Octal Serial Peripheral Interface » en langue anglaise).
    [0035] Ledit bus peut par exemple être un bus de données d'entrée-sortie.
    [0036] Selon encore un autre aspect, il est proposé un appareil électronique, par exemple un système sur puce, comportant un dispositif tel que défini ci-avant, et un module de multiplexage couplé aux moyens de commande.
    [0037] Selon un mode de réalisation, le module de multiplexage comporte un jeu de broches d'entrée-sortie destiné à être couplé à des moyens de mémoire comportant plusieurs mémoires externes.
    [0038] Selon un autre mode de réalisation, le module de multiplexage comporte autant de jeux de broches d'entrée-sortie que d'interfaces et chaque jeu de broches d'entrée-sortie est destiné à être couplé à une mémoire externe.
    [0039] D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de mise en œuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : [Fig 1] illustre schématiquement un mode de réalisation de l'invention, [Fig 2] illustre schématiquement un autre exemple de mode de réalisation de l'invention, [Fig 3] illustre en diagramme de temps un exemple de mode de mise en œuvre de l'invention, [Fig 4] illustre en diagramme de temps un autre exemple de mode de mise en œuvre de l'invention.
    [0040] La référence 1 dans la figure 1 désigne un appareil électronique, ici par exemple un système sur puce, communément connu de l'homme du métier sous l'acronyme SOC (« System On Chip » en langue anglaise).
    [0041] Ce système sur puce 1 comporteune unité de traitement 2, ici par exemple un microcontrôleur de 32 bits,un module de multiplexage d'entrée-sortie 3 comportant des broches d'entrée-sortie (« Input/Output Pins » en langue anglaise), etun dispositif électronique 4 couplé entre l'unité de traitement 2 et le module de multiplexage d'entrée-sortie 3.
    [0042] Ce dispositif électronique 4 comprendplusieurs interfaces, ici par exemple une première interface périphérique série 5a et une deuxième interface périphériques série (« Serial Peripheral Interface » en langue anglaise) 5b couplées respectivement à l'unité de traitement 2 et configurées pour communiquer bi-directionnellement des commandes et des données avec l'unité de traitement 2, etdes moyens de commande 6 couplés respectivement aux première et deuxième interfaces 5a, 5b, et au module multiplexage d'entrée-sortie 3 via au moins un bus, ici par exemple un premier bus de données 7a et un deuxième bus de données 7b.
    [0043] Il convient de noter que l'unité de traitement 2 fonctionne ici en tant que maître (« master » en langue anglaise) vis-à-vis des première et deuxième interfaces périphériques séries 5a, 5b.
    [0044] Le système sur puce 1 peut par exemple comporter d'autres maîtres comme par exemple un processeur graphique (« Graphics Processing Unit » : GPU en langue anglaise).
    [0045] A des fins de simplification, on n'illustre que l'unité de traitement 2 sur la figure 1.
    [0046] Ces première et deuxième interfaces périphériques séries 5a, 5b sont ici par exemple des interfaces périphériques séries du type octal, communément connues sous l'acronyme anglo-saxon OctoSPI (« Octal Serial Peripheral Interface » en langue anglaise).
    [0047] Avantageusement, ces interfaces OctoSPI 5a, 5b peuvent fournir jusqu'à huit lignes de données pour adresser à un ou des esclaves (« slave » en langue anglaise) vis-à-vis des première et deuxième interfaces périphériques séries 5a, 5b, ici par exemple une mémoire non volatile MNV du type Flash et une mémoire volatile MV du type de mémoire dynamique synchrone à accès aléatoire (« Synchronous Dynamic Random Access Memory » : SDRAM en langue anglaise).
    [0048] Les première et deuxième interfaces OctoSPI 5a, 5b comportent respectivement un premier compteur CE1 et un deuxième compteur CE2.
    [0049] Les premier et deuxième compteurs CE1 et CE2 possèdent respectivement une première durée minimale de comptage DM1 et une deuxième durée minimale de comptage DM2.
    [0050] Ces première et deuxième durée minimale de comptage DM1, DM2 peuvent être identiques ou différentes, et sont configurées pour être supérieures à une durée exigée pour transmettre une commande et une ou des adresses associées sur le premier ou deuxième bus de données 7a, 7b par la première et deuxième interface 5a, 5b, sans inclure des transmissions d'éventuelles données, ce qui permet avantageusement d'équilibrer de manière précise l'utilisation des premier et deuxième bus de données 7a, 7b par les première et deuxième interfaces 5a, 5b correspondantes.
    [0051] Afin de répondre au mieux au besoin de chaque interface 5a, 5b, c'est-à-dire le besoin de transmettre des données de façon suffisante dans une période donnée, les première et deuxième durées minimales de comptage DM1, DM2 sont configurables et adaptées pour les première et deuxième interfaces 5a, 5b correspondantes.
    [0052] Le module de multiplexage d'entrée-sortie 3 est configuré pour recevoir un premier signal de sélection CS1 émanant de la première interface 5a, un deuxième signal de sélection CS2 émanant de la deuxième interface 5b, et des données et des signaux d'horloge délivrées par les première et deuxième interfaces 5a, 5b via les premier et deuxième bus de données 7a, 7b, etfaire passer lesdites données et signaux d'horloge aux différentes broches d'entrée-sortie en fonction de la configuration du module de multiplexage d'entrée-sortie 3.
    [0053] Dans le cas illustré sur la figure 1, les broches d'entrée-sortie comportent ici un premier jeu de broches 8a couplé à la mémoire non volatile MNV du type Flash et un deuxième jeu de broches 8b couplé à la mémoire volatile du type SDRAM.
    [0054] Dans cette configuration illustrée sur la figure 1, les première et deuxième interfaces 5a, 5b peuvent être simultanément et respectivement associées à un des premier et deuxième jeux de broches 8a, 8b. Chaque interface 5a, 5b comporte également un signal d'horloge correspondant Sclk1, Sclk2 de façon à cadencer la transaction dans la mémoire MNV, MV correspondante.
    [0055] Les première et deuxième interfaces 5a, 5b sont configurées pour délivrer respectivement des premières données DATAI et des deuxièmes données DATA2 aux moyens de commande 6.
    [0056] La première interface 5a est en outre configurée pour délivrer un premier signal de demande d'accès REQ1 et recevoir un premier signal de confirmation (« Acknowledgement » en langue anglaise) ACK1 émanant des moyens de commande 6.
    [0057] De la même façon, la deuxième interface 5b est en outre configurée pour délivrer un deuxième signal de demande d'accès REQ2 et recevoir un deuxième signal de confirmation (« Acknowledgement » en langue anglaise) ACK2 émanant des moyens de commande 6.
    [0058] Il convient de noter que dans la configuration illustrée sur la figure 1, les premier et deuxième signaux de confirmation peuvent par exemple être activés en même temps grâce aux premier et deuxième jeux de broches 8a, 8b.
    [0059] Comme on le verra plus loin dans la description, les moyens de commande 6 sont configurés pour gérer des accès aux bus de données 7a, 7b demandés par les première et deuxième interfaces 5a, 5b, notamment lorsque l'accès au premier ou deuxième bus de données 7a, 7b est déjà accordé.
    [0060] On se réfère à la figure 2 pour illustrer une autre configuration de l'appareil électronique 1 dans laquelle le module de multiplexage d'entrée-sortie 3 est configuré pour couplé à des moyens de mémoire 9, ici par exemple une mémoire multi-puces contenant plusieurs mémoires, ici par exemple la mémoire non volatile MNV et la mémoire volatile MV illustrées précédemment.
    [0061] Dans ce cas là, un seul jeu de broches d'entrée-sortie, ici par exemple le premier jeu de broches 8a, est utilisé.
    [0062] Les signaux d'horloge Sclk1, Slck2 et les signaux de sélection CS1, CS2 sont transmis via les moyens de commande 6 et les moyens de commande 6 sont configurés pour déterminer quel signal d'horloge sera transmis aux moyens de mémoire 9 soit via le premier bus de données 7a soit via le deuxième bus de données 7b.
    [0063] En utilisant les signaux REQ1/ACK1/REQ2/ACK2, les moyens de commande 6 sont configurés pour déterminer de manière dynamique quelle interface, 5a ou 5b, est sélectionnée. Les signaux de l'interface sélectionnée sont ici par exemple envoyés via le bus 7a. Le bus 7b n'est donc pas utilisé dans cette configuration.
    [0064] Autrement dit, les données délivrées par les première et deuxième interfaces 5a, 5b ne peuvent pas être simultanément transmises aux moyens de mémoire 9.
    [0065] Avantageusement, le deuxième jeu de broches d'entrée-sortie 8b peut, grâce à l'utilisation du module de multiplexage d'entrée-sortie 3, être utilisé par d'autres interfaces externes.
    [0066] On se réfère maintenant à la figure 3 pour illustrer un exemple de mise en œuvre de la gestion d'accès à un bus de données, ici par exemple le premier bus de données 7a, effectuée par les moyens de commande 6.
    [0067] Comme illustré sur la figure 3, le premier bus de données 7a n'est pas occupé, c'est-à-dire le signal BUS7a_CS est dans un état haut, avant la réception d'une première demande d'accès émanant de la première interface 5a.
    [0068] Le signal REQ1 est dans un état haut, à l'instant A.
    [0069] Les moyens de commande 6 sont configurés pour accorder l'accès au premier bus de données 7a à la première interface 5a au cycle suivant (ACK1 à l'instant B illustré sur la figure 3) et déclencher un comptage (CE1_clk) ayant la première durée minimale de comptage DM1.
    [0070] Par conséquent, la première interface 5a commence la transaction à l'instant C.
    [0071] Une demande d'accès REQ2 au premier bus de donnée 7a émanant de la deuxième interface 5b est reçue par les moyens de commande 6 à l'instant D, soit avant la fin de la première durée minimale DM1.
    [0072] Le signal ACK1 bascule dans l'état bas au cycle suivant (instant E) mais la transaction de la première interface 5a se termine à l'instant G à l'issue de la première durée minimale de comptage (instant F).
    [0073] Autrement dit, la première interface 5a libère l'accès au premier bus de données 7a à l'instant G et les moyens de commande 6 sont configurés pour créer un point d'arbitrage PA à l'instant G.
    [0074] Il convient de noter que s'il y a plusieurs demandes d'accès reçues avant la création du point d'arbitrage PA, les moyens de commande 6 sont configurés pour déterminer une interface autorisée INTA en appliquant des algorithmes d'arbitrage classiques connus de l'homme du métier, par exemple en fonction d'ordre de réception, de niveau de priorité, ou de temps d'attente, etc.
    [0075] Comme il n'y a qu'une demande d'accès à arbitrer ici, les moyens de commande 6 sont en suite configurés pour accorder l'accès au premier bus de données 7a à la deuxième interface 5b en tant qu'interface autorisée INTA à l'instant H et déclencher un comptage (CE2_clk) ayant la deuxième durée minimale de comptage DM2.
    [0076] La transaction de la deuxième interface 5b débute au cycle suivant à l'instant I.
    [0077] Si aucune demande d'accès émanant d'une autre interface, ici la première interface 5a, n'est reçue avant la fin d'occupation de l'accès accordé à la deuxième interface 5b, la transaction de la deuxième interface 5b continue et l'accès accordé à la deuxième interface 5b est conservé (ou maintenu) jusqu'à la fin même si le comptage (CE2_clk) ayant la deuxième durée minimale de comptage DM2 est déjà terminé, à savoir à l'instant J.
    [0078] Comme on peut le constater sur la figure 3, la transaction de la deuxième interface 5b est terminée à l'instant K et le signal ACK2 revient dans son état bas au cycle suivant (instant L). Le signal BUS7a_CS est dans l'état bas lorsqu'il y a une transaction.
    [0079] On se réfère maintenant à la figure 4 pour illustrer un autre exemple de mise en œuvre de la gestion d'accès à un bus de données, ici par exemple toujours le premier bus de données 7a.
    [0080] Il convient de noter que les exemples illustrés sur les figures 3 et 4 peuvent également être mis en œuvre pour la gestion d'accès au deuxième bus de données 7b.
    [0081] Les instants A' à C' sont identiques aux instants A à C illustrés sur la figure 3.
    [0082] L'instant E' auquel le premier bus de données 7a reçoit une demande d'accès émanant de la deuxième interface 5b se situe après la fin du comptage ayant la première durée minimale de comptage DM1 (instant D'). En d'autres termes, la demande d'accès émanant de la deuxième interface 5b est ici considérée comme étant une demande d'accès tardive DAT.
    [0083] Comme la demande d'accès tardive DAT est la première demande reçue à la suite de la première durée minimale de comptage DM1 alors que la transaction de la première interface 5a est toujours en cours, la première interface 5a est prête à libérer de façon imminente l'accès au premier bus de données 7a.
    [0084] Par conséquent, les moyens de commande 6 sont configurés pour arrêter la transaction de la première interface 5a à l'instant F' et le signal ACK1 bascule en état bas au cycle suivant à l'instant G'.
    [0085] Les moyens de commande 6 sont en outre configurés pour accorder l'accès au premier bus de données 7a à la deuxième interface 5b à l'instant G' et déclencher un comptage (CE2_clk) ayant la deuxième durée minimale de comptage DM2. La transaction de la deuxième interface 5b débute au cycle suivant à l'instant H'.
    [0086] Ainsi, une transaction d'une interface ne sera pas interrompue de façon systématique et l'accès à un bus partagé par plusieurs interfaces est géré de façon équilibrée et équitable tout en prenant en compte une durée minimale de comptage dédié à une interface correspondante.
    权利要求:
    Claims (20)
    [0001] Procédé de gestion d'accès à un bus (7a) partagé par des interfaces (5a, 5b), comprenantun déclenchement, lorsque l'accès audit bus est accordé à une des interfaces (5a, 5b), d'un comptage ayant une durée minimale de comptage (DM1, DM2), etune libération de l'accès accordé à l'une des interfaces (5a, 5b)) et une création d'un point d'arbitrage (PA) à l'issue de la durée minimale (DM1, DM2) si au moins une demande d'accès audit bus (7a) émanant d'au moins une autre des interfaces (5a, 5b) est reçue pendant la durée minimale de comptage (DM1, DM2).
    [0002] Procédé selon la revendication 1, comprenant en outre,audit point d'arbitrage (PA), un arbitrage d'accès audit bus (7a) pour ladite au moins une autre des interfaces (5a, 5b) de façon à déterminer une interface autorisée (INTA), etune autorisation d'accès audit bus pour l'interface autorisée (INTA) à la suite dudit arbitrage.
    [0003] Procédé selon la revendication 1 ou 2, comprenant en outre une libération de l'accès accordé à l'une des interfaces (5a, 5b) et une autorisation d'accès audit bus (7a) pour une autre interface (5a, 5b) à la suite d'une demande d'accès tardive (DAT) audit bus (7a) émanant de cette autre interface (5a, 5b) si aucune demande d'accès n'est reçue pendant ladite durée minimale (DM1, DM2) et si la demande d'accès tardive (DAT) est reçue en premier à la suite de la durée minimale (DM1, DM2).
    [0004] Procédé selon l'une quelconque des revendications précédentes, comprenant en outre une conservation de l'accès accordé à l'une des interfaces (5a, 5b) jusqu'à la fin d'occupation de l'accès si aucune demande d'accès audit bus (7a) n'est reçue avant la fin d'occupation.
    [0005] Procédé selon une quelconque des revendications précédentes, dans lequel la durée minimale de comptage (DM1, DM2) est configurable et correspond à l'une des interfaces (5a, 5b).
    [0006] Procédé selon une quelconque des revendications précédentes, dans lequel les interfaces (5a, 5b) comportent des interfaces périphériques séries.
    [0007] Procédé selon la revendication 6, dans lequel les interfaces périphériques séries comportent au moins une interface périphérique série du type octal.
    [0008] Procédé selon l'une quelconque des revendications précédentes, dans lequel ledit bus (7a) est un bus de données d'entrée-sortie.
    [0009] Dispositif électronique comprenant des interfaces (5a, 5b) chacune comportant un compteur (CE1; CE2), un bus (7a) partagé par les interfaces (5a, 5b), et des moyens de commande (6) configurés pourdéclencher, lorsque l'accès audit bus (7a) est accordé à une des interfaces (5a, 5b), un comptage du compteur (CE1, CE2) de l'une des interfaces (5a, 5b) ayant une durée minimale de comptage (DM1, DM2), etlibérer l'accès accordé à l'une des interfaces (5a, 5b) et créer un point d'arbitrage (PA) à l'issue de la durée minimale (DM1, DM2) si au moins une demande d'accès audit bus (7a) émanant d'au moins une autre interface (5a, 5b) est reçue pendant la durée minimale de comptage (DM1, DM2).
    [0010] Dispositif selon la revendication 9, dans lequel les moyens de commande (6) sont en outre configurés poureffectuer, audit point d'arbitrage (PA), un arbitrage d'accès audit bus (7a) pour ladite au moins une autre des interfaces (5a, 5b) de façon à déterminer une interface autorisée (INTA), etautoriser l'accès audit bus (7a) pour l'interface autorisée (INTA) à la suite dudit arbitrage.
    [0011] Dispositif selon la revendication 9 ou 10, dans lequel les moyens de commande (6) sont en outre configurés pourlibérer l'accès accordé à l'une des interfaces (5a, 5b) et autoriser l'accès audit bus (7a) pour une autre interface (5a, 5b) à la suite d'une demande d'accès tardive (DAT) audit bus (7a) émanant de cette autre interface (5a, 5b) si aucune demande d'accès n'est reçue pendant la durée minimale (DM1, DM2) et si la demande d'accès tardive (DAT) est reçue en premier à la suite de la durée minimale (DM1, DM2).
    [0012] Dispositif selon l'une quelconque des revendications 9 à 11, dans lequel les moyens de commande (6) sont en outre configurés pourmaintenir l'accès accordé à l'une des interfaces (5a, 5b) jusqu'à la fin d'occupation de l'accès si aucune demande d'accès audit bus (7a) n'est reçue avant la fin d'occupation.
    [0013] Dispositif selon l'une quelconque des revendications 9 à 12, dans lequel la durée minimale de comptage (DM1, DM2) est configurable et correspond à l'une des interfaces (5a, 5b).
    [0014] Dispositif selon l'une quelconque des revendications 9 à 13, dans lequel les interfaces (5a, 5b) comportent des interfaces périphériques séries.
    [0015] Dispositif selon la revendication 14, dans lequel les interfaces périphériques séries (5a, 5b) comportent au moins une interface périphérique série du type octal.
    [0016] Dispositif selon l'une quelconques des revendications 9 à 15, dans lequel ledit bus (7a) est un bus de données d'entrée-sortie.
    [0017] Appareil électronique comportant un dispositif selon l'une quelconque des revendications 9 à 16, et un module de multiplexage (3) couplé aux moyens de commande (6).
    [0018] Appareil électronique selon la revendication 17, dans lequel le module de multiplexage (3) comporte un jeu de broches d'entrée-sortie destiné à être couplé à des moyens de mémoire (9) comportant plusieurs mémoires externes (MNV, MV).
    [0019] Appareil électronique selon la revendication 17, dans lequel le module de multiplexage (3) comporte autant de jeux de broches d'entrée-sortie (8a, 8b) que d'interfaces (5a, 5b) et chaque jeu de broches d'entrée-sortie est destiné à être couplé à une mémoire externe (MVN, MV).
    [0020] Appareil électronique selon l'une des revendications 17 à 19, formant un système sur puce.
    类似技术:
    公开号 | 公开日 | 专利标题
    US10628353B2|2020-04-21|Enabling use of non-volatile media-express | over a network
    US9270576B2|2016-02-23|Aggregating completion messages in a sideband interface
    US9652412B2|2017-05-16|Method and apparatus for sending data from multiple sources over a communications bus
    JP5922268B2|2016-05-24|拡張ヘッダを用いたパケット送信
    US10257273B2|2019-04-09|Systems, methods and devices for RDMA read/write operations
    WO2017008675A1|2017-01-19|Procédé et dispositif permettant de transmettre des données dans un environnement virtuel
    EP1233342B1|2011-05-04|Contrôleur de cohérence pour ensemble multiprocesseur, module et ensemble multiprocesseur à architecture multimodule intégrant un tel contrôleur
    US9064051B2|2015-06-23|Issuing requests to a fabric
    US10534542B2|2020-01-14|Dynamic core allocation for consistent performance in a non-preemptive scheduling environment
    JP3275051B2|2002-04-15|バスブリッジにおけるトランザクション順序を維持し、遅延応答をサポートする方法及びそのための装置
    US20180157614A1|2018-06-07|SCALABLE DIRECT INTER-NODE COMMUNICATION OVER PERIPHERAL COMPONENT INTERCONNECT-EXPRESS |
    US7373647B2|2008-05-13|Method and system for optimizing file table usage
    US9331955B2|2016-05-03|Transporting operations of arbitrary size over remote direct memory access
    US6425021B1|2002-07-23|System for transferring data packets of different context utilizing single interface and concurrently processing data packets of different contexts
    JP2018509674A|2018-04-05|ネットワーク・マップド・ストレージを用いたホスト・ベースの不揮発性メモリのクラスタ化
    KR100662256B1|2006-12-28|낮은 프로세스 점유율을 가지는 객체기반 스토리지 장치및 그 제어 방법
    JP2018531465A6|2018-12-13|メッセージデータを格納するためのシステム及び方法
    JP3604398B2|2004-12-22|並列パケット化されたモジュール期調停高速制御およびデータバス
    US7869356B2|2011-01-11|Dynamic buffer pool in PCIExpress switches
    EP1723535B1|2009-07-01|Procede et appareil destinés à soutenir des transactions differées de dispositifs pci multifonctions dans des ponts pci
    US8718065B2|2014-05-06|Transmission using multiple physical interface
    US8949486B1|2015-02-03|Direct memory access to storage devices
    US7487153B2|2009-02-03|Locker manager for managing access to shared resources
    US9998531B2|2018-06-12|Computer-based, balanced provisioning and optimization of data transfer resources for products and services
    TWI416322B|2013-11-21|最佳化以目錄為基礎的一致性協定中之同時存取
    同族专利:
    公开号 | 公开日
    US10983937B2|2021-04-20|
    FR3093830B1|2021-03-12|
    FR3093830A1|2020-09-18|
    US20200293474A1|2020-09-17|
    CN111679992A|2020-09-18|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2020-08-14| STAA| Information on the status of an ep patent application or granted ep patent|Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE |
    2020-08-14| PUAI| Public reference made under article 153(3) epc to a published international application that has entered the european phase|Free format text: ORIGINAL CODE: 0009012 |
    2020-09-16| 17P| Request for examination filed|Effective date: 20200305 |
    2020-09-16| AK| Designated contracting states|Kind code of ref document: A1 Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR |
    2020-09-16| AX| Request for extension of the european patent|Extension state: BA ME |
    2021-09-17| STAA| Information on the status of an ep patent application or granted ep patent|Free format text: STATUS: EXAMINATION IS IN PROGRESS |
    2021-10-20| 17Q| First examination report despatched|Effective date: 20210916 |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]